Cypress Semiconductor CY7C1381D Instrukcja Użytkownika Pobierz pdf (Strona 3)

CY7C1381D

CY7C1383D

Document #: 38-05544 Rev. *E Page 2 of 29

1

ADDRESS

REGISTER

BURST

COUNTER

AND LOGIC

CLR

Q1

Q0

ENABLE

REGISTER

SENSE

AMPS

OUTPUT

BUFFERS

INPUT

REGISTERS

MEMORY

ARRAY

MODE

A

[1:0]

ZZ

DQ

s

DQP

A

DQP

B

DQP

C

DQP

D

A

0, A1, A

ADV

CLK

ADSP

ADSC

BWD

BWC

BWB

BWA

BWE

CE1

CE2

CE3

OE

GW

SLEEP

CONTROL

DQA

,

DQP

A

BYTE

WRITE REGISTER

DQ

B

,

DQP

B

BYTE

WRITE REGISTER

DQ

C

,

DQP

C

BYTE

WRITE REGISTER

BYTE

WRITE REGISTER

DQ

D

,

DQP

D

BYTE

WRITE REGISTER

DQ

D

,

DQP

D

BYTE

WRITE REGISTER

DQ

C

,

DQP

C

BYTE

WRITE REGISTER

DQ

B

,

DQP

B

BYTE

WRITE REGISTER

DQ

A

,

DQP

A

BYTE

WRITE REGISTER

Logic Block Diagram – CY7C1381D (512K x 36)

2

ADDRESS

REGISTER

ADV

CLK

BURST

COUNTER AND

LOGIC

CLR

Q1

Q0

ADSC

CE1

OE

SENSE

AMPS

MEMORY

ARRAY

ADSP

OUTPUT

BUFFERS

INPUT

REGISTERS

MODE

CE

2

CE

3

GW

BWE

A

0,A1,A

BW

B

BW

A

DQ

B

,DQP

B

WRITE REGISTER

DQ

A

,DQP

A

WRITE REGISTER

ENABLE

REGISTER

A[1:0]

DQs

DQP

A

DQP

B

DQ

B

,DQP

B

WRITE DRIVER

DQ

A

,DQP

A

WRITE DRIVER

SLEEP

CONTROL

ZZ

Logic Block Diagram – CY7C1383D (1M x 18)

1 2 3 4 5 6 7 8 ... 29 30

Komentarze do niniejszej Instrukcji

Brak uwag