Cypress Semiconductor CY7C1380FV25 Instrukcja Użytkownika Pobierz pdf (Strona 20)

CY7C1380DV25, CY7C1380FV25

CY7C1382DV25, CY7C1382FV25

Document #: 38-05546 Rev. *E Page 20 of 29

Switching Waveforms

Read Cycle Timing

[25]

CYC

CLK

ADSP

ADH

ADS

ADDRESS

ADSC

CEH

CES

GW, BWE,

BWx

Data Out (Q)

High-Z

CLZ

DOH

ADV

OEHZ

Single READ BURST READ

OEV

OELZ

CHZ

ADV

suspends

burst.

Burst wraps around

to its initial state

ADVH

ADVS

WEH

WES

ADH

ADS

Q(A2) Q(A2 + 1) Q(A2 + 2)

Q(A1)

Q(A2) Q(A2 + 1)Q(A2 + 3)

A2 A3

Deselect

cycle

Burst continued with

new base address

DON’T CARE

UNDEFINED

Note:

25. On this diagram, when CE

is LOW, CE

is HIGH and CE

is LOW. When CE is HIGH, CE

is HIGH or CE

is LOW or CE

is HIGH.

[+] Feedback

1 2 ... 15 16 17 18 19 20 21 22 23 24 25 ... 28 29

CY7C1380DV25, CY7C1380FV25 1
CY7C1382DV25, CY7C1382FV25 1
(512K x 36) 2
(1M x 18) 2
Pin Configurations 3
CY7C1382FV25 (1M x 18) 4
CY7C1380FV25 (512K x 36) 4
CY7C1380DV25 (512K x 36) 5
CY7C1382DV25 (1M x 18) 5

Komentarze do niniejszej Instrukcji

Brak uwag

Cypress Semiconductor CY7C1380FV25 Instrukcja Użytkownika Strona 20

Komentarze do niniejszej Instrukcji

Powiązane produkty i podręczniki dla Nie Cypress Semiconductor CY7C1380FV25